摘要：微电子系统的全数字化集成旨在降低工艺成本。基于全数字CMOS门技术设计实现的ADC芯片，具有功耗低的特点，原理分类为压控振荡与并行神经网络两大类。区别于非门环路振荡技术，我们选择施密特非门振荡器实现压频转换模块，仿真该模块的频率、温度、功耗以及后续计数编码的位宽等指标。研究结果是该模块具有良好的温度适应能力（0.187 Hz/℃）和超低功耗（400μW）等优点。本工作为准全数字化ADC设计仿真贡献了实验数据积累。
关键词：全数字ADC；非门环；压控振荡；Schmitt触发器；温度；功耗；位宽
中图分类号：TN79+2文献标识码：A
Design and Simulation for All-Digital ADC
Abstract:All-digital integration of microelectronic system aims at low cost fabrication. This ADC chip, which is realized by all digital CMOS-gate, features in low power. The principle includes voltage-controlled oscillation and parallel neural network. To distinguish from the reported not-gate-ring oscillation technology, we select the Schmitt Not-gate Oscillation to realize Voltage-Frequency conversion with training on important parameters such as the oscillation frequency, environment temperature, and module power and counter code bit width. The results showed that this module works well in temperature capacity（0.187 Hz/℃）and lower power（400μW）.Our simulations collected some key data for future design and simulation of quasi-all-digital ADC.
Key Words: All Digital ADC; Not-Gate Ring; Voltage-Controlled Oscillation; Schmitt Trigger; Temperature; Power; Code Bit Width
1引言
全数字ADC是指用CMOS门的方法来设计ADC。全数字ADC的研究之所以引起重视，是因为现在电子器件多数采用CMOS工艺制造，所以全数字ADC方便集成进入数字SoC，加之CMOS具有很好的稳定性，故而全数字ADC具有更加好的环境适应能力[1-2]。
全数字CMOS门技术设计实现的ADC芯片的压频转换器仅需6个MOS管，功耗以μW为单位，而传统ADC用mW为功耗尺度，显然全数字ADC具有低功耗等特点 [3-5]。
区别于非门环路振荡技术，我们选择施密特非门振荡器实现压频转换模块[6]，本文介绍该模块的频率、温度、功耗以及后续计数编码的位宽等参数的仿真结果。
Hspice仿真均采用TSMC 0.18μm库。
2CMOS非门环压频转换模块
首先介绍该模块结构的原理图，接着介绍压频转换模型与仿真曲线数据，然后指出该技术的局限。
2.1 模块结构
图1左半部分为压控振荡器。输入电压vin经压控振荡器转换后，产生脉冲波输出vout。
图1右半部分是一个多位计数器，输出位宽（n+1）。前级输出脉冲vout经过计数器后，转换为二进制编码数字信号Vout。其中，±1表示脉冲波vout被计数后必有±1误差。
传统的全数字ADC主要是由非门环结构实现[7]。环形振荡器基于延迟负反馈产生振荡输出。它利用门电路的传输延迟时间，将奇数个非门组成环形非门链，可通过输入电压vin = Vcc控制，输出周期脉冲信号供计数编码。
2.2 模型与曲线
图2是最简单的环形振荡器。任何大于或等于3的奇数个非门首尾相连构成环形电路，都能产生自激振荡，而且振荡周期T为：
T =2ntpd（1）
其中n为串联非门的个数，tpd为非门的传输延迟时间。奇数级非门压控振荡器ADC结构与相应的指标计算公式为[2]：
tpd =A*vin /（vin-Vth）α （2）
其中，Vth是非门输入阈值，系数α = 1.4 ~ 1.6，A由具体实现工艺所决定。
参考图2的电路结构（k = 1），按Hspice语法描述管子构成电路，然后仿真，输入电压从1.8V到3.3V后获得数据作出图3。
2.3 主要缺点
应用奇数级非门环路构成的振荡器虽然很简单，而且在1.8V~3.3V之间线性关系良好，但却不实用[7]。原因之一是非门传输延迟时间极短，CMOS电路也不过10纳秒量级到一二百纳秒，所以想获得稍低一些的振荡频率是很困难的，且频率不易调节，这将导致后续的频率计数器需要多位宽（例如大于16位）存储器来存储转换后的编码数据；原因之二是由于反相器的上升时间和下降时间，在多次循环之后，使电路的输出特性变得很差。为了克服上述两个主要缺点，尝试改用施密特触发器来实现数字ADC的压频转换模块。
3Schmitt非门压频转换模块
我们知道Schmitt触发器最突出的特点是电压传输特性存在一个滞回区。倘使其输入电压在VT+与VT-之间不停地往复变化，那么在输出端即可得到矩形波。
实现上述设想的方法最简单方法，是将施密特触发器的反相输出端经RC积分电路接回输入端即可。
3.1 改良模块结构
利用施密特触发器构成的振荡器，进行压频转换。当输入连续的电压值，而输出为脉冲电压波形时，就构成一个简易的ADC前级。
基于施密特非门触发器的双阈值反馈振荡原理概要如下：
当接通电源后，因电容上的初始电压为零，故输出为高电平，并开始经电阻R向电容C充电。当充到输入电压为vin = VT+时，输出跳变为低电平，电容C又经过电阻R开始放电。
当放电至vin = VT-时，输出电位又跳变成高电平，电容C重新开始充电。如此周而复始，电路便不停地振荡。vin和vout的电压波形如图4所示。
若使用CMOS施密特非门触发器，而且VOH ≈ VDD，VOL ≈ 0，则依据电压波形得到计算振荡周期的公式：
其中：
将公式（3）和（4）[6]和我们仿真电路（图5）的参数（Ks）代入公式（2），得到：
从前述公式可知：影响输出频率的电路内部主要参数有R、C、Vcc、VT+和VT-等。此间，Vcc是输入电压，而VT+、VT-，即Schmitt触发器的正负阈值电压，主要由MOS管的宽长比决定。因此最终影响输出频率（1/T）的参数有外接RC、输入电压Vcc和MOS管的W/L（保证vin = Vcc >VThP ）。
3.2 仿真曲线与构造模型
应用Hspice仿真工具对施密特触发器实现的压频转换电路进行仿真。
首先考虑W/L的影响，然后仿真电阻R电容C与振荡周期T之间的关系，进而在相同输入电压Vcc下，考察环境温度对振荡周期T的影响，最后通过Hspice仿真获得该数字ADC前级的功耗。
参考图5编写Hspice代码，将各组仿真输出数据导入Excel中获得图6 ~ 图9供分析。
（1） M3和M6的W/L对输出频率的影响
从文献[6]中可知：影响Schmitt触发器阈值电压的主要参数是M3和M6的宽长比W/L，实际模拟中也确实如此。改变M3和M6的W/L后所获得的数据图形参见图6。
图6可见线条a居中，是为所需，而线条b过于弯曲，线性不好，线条c太平坦，影响输出分辨率。所以折中方案就是线条a：（W/L）3 = 30/5 （ W/L）6 = 11/5。
（2）外接RC影响
图7中的曲线族选择以R = 60k和C = 9nf为中心线，固定（W/L）3 = 30/5和（W/L）6 = 11/5，上下微小波动R和C值。图7提示我们，R对输出频率的影响较小，而C的影响较大。该特点对外接RC控制输出频率很有利：可以C作粗调，而以R作微调，以便平衡所需转换直线（近似）的线性与倾角（分辨率）。
（3）温度的影响
仿真温度选择商业级（0~70℃），结果绘入图8，从中可知，转换结果基本不变[8]。为覆盖V-F的输出频率范围，需要11位的编码计数器。在输入电压为3.3V时，70℃和0℃的输出频率差值约为14Hz，这对编码器的准确性影响到D3 ~ D0位，故实取D10 ~ D4为有效输出位宽（n+1 = 7bits），以满足商业温度范围内的转换精度。
（4）功耗
集成电路功耗的通用模型为公式（6）[9]：
其中Vcc为输入（电源）电压，f为工作频率，αi 和Ci分别为第i个节点的信号跳变概率和负载电容。
仿真得到的图9表明：该数字ADC前级的功耗随电压的增大而加速升高，但都保持在一个非常低的水平，例如在3.3V时也只有400μW。表明这款ADC前级具有超低功耗性能。
4结果与讨论
4.1 结果
仿真结果表明：该模块对应的ADC输出编码位宽为7bits，具有良好的温度适应能力（0.187Hz/℃）和超低功耗（400μW）。 前述优点既得利于所选的结构，更基于CMOS数字工艺的支撑[10]。
4.2 讨论
在获得满意的较低V-F转换频率之后，即可接入计数器进行数字编码输出。由于本模块采用了数字技术，所以针对编码进行修正的工作，通过诸如FPGA和DSP等技术，可望得到更高的ADC精度。
参考文献
[1] Allen P. E., Douglas R. H. CMOS analog circuit design （Second Edition） [M]. UK: Oxford University Press, Inc. 2002: 612-728.
[2]Takamoto Watanabe, Tamotsu Mizuno, Yasuaki Makino. An all-digital analog-to-digital converter with 12-V/LSB using moving-average filtering[J]. IEEE Journal of Solid-State Circuits, 2003, 38（1）: 120-125.
[3] Cennamo F, Daponte P, Grimaldi D, et al. A new neural A/D converter architecture [J]. Measurement, 1995, 16（1）: 177-186.
[4] 胡骏, 李文宏. 延迟环A/ D及其在DC/ DC控制芯片中的应用[J]. 复旦学报, 2005, 44（1）: 135-139.
[5] 李文石, 唐晨. 基于数字电路设计直接比较型准四位ADC的仿真研究[J]. 中国集成电路, 2006, 15（7）: 34-37.
[6] 程坤, 秦明, 张中平, 等. CMOS Schmitt触发器的设计与模拟[J]. 电子器件, 2005, 28（3）: 505-508.
[7] 李文石, 唐璞山, 许杞安, 等. 集成电路时间延迟优化分析与模拟[J]. 微电子学, 2004, 34（6）: 655-657.
[8] 李舜, 陈华, 周峰, 等. 一种用于降低环振型ADC的温度影响的新型技术[J]. 半导体学报, 2008, 29（2）:288-292.
[9] 吉利久. 深亚微米CMOS的功耗分析[J]. 中国集成电路, 2004, （12）: 29-37.
[10] 朱凯, 叶凡, 陈廷乾, 等. 基于输出迭代法的A/ D 转换器测试数据分析[J]. 微电子学, 2007, 37（6）: 822-825.
作者简介
沙亚兵，苏州大学硕士研究生，研究方向为模式分析与芯片设计。
李文石,副教授，东南大学国家ASIC中心博士生，研究方向为模式分析与微电子系统设计。
